Ver Financiación - Prisma - Unidad de Bibliometría

Diseño, implementación y validación en hardware de una raíz de confianza resistente a ataques, para sistemas empotrados seguros

Referencia: PID2020-116664RB-I00

Tipo: Proyecto de investigación
Programa financiador: Plan Estatal 2017-2020 Retos - Proyectos I+D+i
Entidad financiadora: Ministerio de Ciencia e Innovación
Ámbito: Nacional
Convocatoria competitiva:
Fecha de inicio: 01/09/2021
Fecha de fin: 31/08/2025
Participantes en la financiación
Nombre Rol
Jiménez Fernández, Carlos Jesús Responsable
Brox Jiménez, Piedad Responsable
Valencia Barrero, Manuel Investigador/a
Barriga Barros, Ángel Investigador/a
Acosta Jiménez, Antonio José Investigador/a
Baena Oliva, María del Carmen Investigador/a
Parra Fernández, María del Pilar Investigador/a
Sánchez Solano, Santiago Investigador/a
Mora Gutiérrez, José Miguel Investigador/a
Martínez Rodríguez, Macarena Cristina Investigador/a
Potestad Ordoñez, Francisco Eugenio Investigador/a
Tena Sánchez, Erica Investigador/a
Chaves, Ricardo Investigador/a
Zúñiga González, Virginia Investigador/a
Rojas Muñoz, Luis Felipe Investigador/a
Nagra, Aamir Sohail Investigador/a
Fernández García, Carlos Investigador/a
Casado Galán, Alejandro Investigador/a
Carretié Sánchez-Arjona, Diego José Investigador/a
Casado Galán, Alejandro Contratado
Martín González, Miguel Contratado
Publicaciones relacionadas
Tipo Año Título Fuente
Artículo 2025 Low-Cost Full Correlated-Power-Noise Generator to Counteract Side-Channel Attacks APPLIED SCIENCES-BASEL
Ponencia 2024 Design and Evaluation of Combined Hardware FIA and SCA Countermeasures for AES Cipher Proceedings - 2024 27th Euromicro Conference on Digital System Design, DSD 2024
Artículo 2024 Protecting FPGA-Based Cryptohardware Implementations from Fault Attacks Using ADCs SENSORS
Artículo 2024 TinyJAMBU Hardware Implementation for Low Power IEEE ACCESS
Ponencia 2023 A Security Comparison between AES-128 and AES-256 FPGA implementations against DPA attacks 2023 38th Conference on Design of Circuits and Integrated Systems, DCIS 2023
Artículo 2022 Gate-level design methodology for side-channel resistant logic styles using TFETs IEEE Embedded Systems Letters
Artículo 2021 A Configurable RO-PUF for Securing Embedded Systems Implemented on Programmable Devices ELECTRONICS
Artículo 2021 Experimental FIA methodology using clock and control signal modifications under power supply and temperature variations SENSORS
Artículo 2021 Trivium stream cipher countermeasures against fault injection attacks and DFA IEEE ACCESS
Nota: la fuente de financiación de las publicaciones se ha obtenido de WOS